AI设计的PCB能信吗？下单前必查的七项清单

AI工具能在几分钟内交给你一块已经布局、布线、通过设计规则检查的电路板。真正有用的问题不是"它看起来对不对"，而是"哪些部分是语言模型决定的，哪些是确定性引擎计算的"——因为这两类输出的失败方式完全不同，需要的验证手段也不一样。

这篇内容基于 PCBEditor 的系统卡（system card）。PCBEditor 能把一段自然语言描述转化为一块完成布局、布线、通过设计规则检查并带有标准制造文件的 PCB。理解它如何在模型与计算引擎之间分工，直接决定了你在把板子送去打样之前应该重点检查什么。

分清哪些决定来自语言模型

PCBEditor 把工作明确拆成两类，这是理解整个工具可信度的关键。

判断类——由语言模型完成： 选型、提出拓扑结构、起草网表。这本质上是对已有设计经验的推理，正是语言模型擅长的领域。系统本身与模型无关，运行在托管 API 上（当前使用 AWS Bedrock），没有对模型做微调。

测量类——由确定性引擎完成： 布局、多层布线、设计规则检查和导出。语言模型无法测量一条走线与焊盘的间距是不是 0.15mm，所以系统从不要求它去做这件事。布线由一个名为 Sadie 的 Rust 自动布线器完成，使用多层 A* 算法、拆线重布（rip-up and reroute）、Hammerstad–Jensen 阻抗建模以及基于图的连通性证明。

这个分工对你的审查意味着：把注意力放在模型的决策上，也就是器件选型和连接关系。 这里的错误在屏幕上看起来完全合理——一个错误的引脚定义、一个漏掉的上拉电阻，都能通过所有几何检查。而几何部分是算出来的，应该用工具去验证，而不是靠肉眼。

Sadie 布线器所用的 A* 算法是一种在图上寻找最短路径的经典方法，它通过启发式函数预估剩余代价，从而高效地在铜箔网格上规划走线路径。"拆线重布"（rip-up and reroute）则是当某条走线无法在当前状态下完成时，主动撤销已布好的相邻走线、释放空间后重新尝试，这是自动布线器在拥挤区域突破僵局的标准手段。Hammerstad–Jensen 阻抗建模是一套基于传输线理论的经验公式，用于根据走线宽度、铜厚和介质层参数计算微带线或带状线的特征阻抗，确保受控阻抗网络（如 USB、高速差分对）满足目标阻抗要求。这些算法的共同特点是：给定相同输入，输出结果完全确定，与语言模型的概率性推理形成鲜明对比——这正是文章所强调的"判断"与"测量"分工的技术基础。

同一网表才能复现同一块板

模型阶段在不同的运行中可能返回不同的草稿，换一个模型版本更是如此。但布局阶段不会：同样的网表加同样的规则，一定得到同一块板。这意味着你昨天做的审查，今天依然描述的是同一块板——哪怕第一阶段背后的模型已经更新。

实践建议很直接：一旦你审查确认了一份原理图，就保存它、基于它继续构建。 用同一条提示词再生成一次，得到的是一份新草稿，而新草稿需要重新审查。

在工具之外验证板子

PCBEditor 输出的是标准制造数据：Gerber（RS-274X）、Excellon 钻孔文件、贴片坐标、BOM，以及一个原生的 KiCad .kicad_pcb 文件。这意味着你可以用自己信任的软件来验证它。

具体做法包括：在 KiCad 中打开 .kicad_pcb 文件，用你打样厂的规则跑一遍设计规则检查；把 Gerber 和钻孔文件加载进 Gerber 查看器，逐层检查铜箔、板框和孔位。

一个原则需要牢记：只能在厂商自己的工具里才能验证的结果，等于没有验证。 这恰恰是开放标准输出带来的核心价值——它把审查权交回到用户手里。

Gerber（RS-274X）是 PCB 制造行业的通用矢量格式，每个文件对应一层铜箔、丝印或阻焊，描述该层的所有图形轮廓和闪光图元。Excellon 格式则专门用于描述钻孔信息，包含每个孔的坐标、直径和钻孔类型（通孔或盲孔）。这两种格式经过几十年工业验证，几乎所有 PCB 打样厂和自动光学检测设备都能直接读取。将它们加载进独立的 Gerber 查看器（如 gerbv 或各大打样厂提供的在线查看器）进行逐层目视检查，是一道与生成工具完全解耦的验证手段：即便 PCBEditor 自身存在渲染差异，Gerber 文件所呈现的才是制造设备实际加工的内容，任何层间对位偏差、缺失铜皮或孔位异常都会在这一步暴露出来。

看未布通的网络清单，而不是百分比

当一块板无法完全布通时，PCBEditor 不会报告"完成度"，而是直接列出它无法完成的具体网络名称。像"已布线 94%"这样的数字会掩盖到底是哪些连接缺失；而一份网络名清单能精确告诉你应该去看哪里。

多数无法布通的问题其实是布局问题。处理方式是：移动那些命名网络两端的器件，给密集器件周围留出更多空间，然后重新布线。

知道它最薄弱的地方

工具的边界同样重要。几个已知的弱项值得提前规划：

密集细间距 BGA 是最难的情况。它们需要先做引出布线（escape routing），通用布线器才能接手，这也是目前最容易出现未布通网络的地方。遇到这类器件，要规划更多层数或使用盘中孔（via-in-pad）。

它不是信号完整性套件。 受控阻抗网络在布线时会被处理，但高速或 RF 的苛刻设计仍然需要专门的信号完整性分析。

AI 的输出是初稿。 可靠的工作流是 AI 起草、人类审查，在原理图变成铜箔之前确认它。

器件库比老牌桌面工具小。 对于非常用器件，要把封装对照数据手册的焊盘图核对一遍。

BGA（Ball Grid Array，球栅阵列）是一种将焊球密集排列在芯片底部的封装形式，引脚间距通常在 0.5mm 至 1mm 之间，中心区域的焊球无法从芯片边缘直接引出走线。"引出布线"（escape routing）是指将这些内层焊球通过过孔引到其他布线层，再由通用布线器接手完成剩余连接——这一步骤对过孔尺寸、层间间距和孔位排列有严格要求，通用自动布线器难以独立完成，是 BGA 封装在自动化流程中最容易产生未布通网络的根本原因。"盘中孔"（via-in-pad）技术则是将过孔直接放置在焊盘内部，可以显著缩短引出路径、节省走线空间，但需要打样厂提供填孔镀铜工艺支持，成本相应更高，在送厂前务必与厂商确认工艺能力。

用在合适的场景

PCBEditor 面向原型设计、学习以及中小规模的板子设计，尤其适合那些没有桌面 CAD 可用的环境——Chromebook、平板，或是被锁定权限的机器。它不是复杂量产硬件上专业 EDA 套件的替代品，也不能替代工程审查。

关于数据去向也需要注意：设计在 PCBEditor 的服务器上处理，提示词和设计意图会作为生成过程的一部分发送给托管模型供应商。封装与符号数据来自 KiCad 库（以 CC-BY-SA-4.0 授权）。

下单前的检查清单

把这份清单当作送厂前的最后一道关：

1. 对照数据手册检查每个器件选型和引脚定义，尤其是电源、地、使能和启动引脚。
2. 在生成铜箔之前确认原理图。重新生成就意味着重新审查。
3. 确认未布通网络清单为空。
4. 在 KiCad 中打开 .kicad_pcb 文件，用你打样厂的规则跑设计规则检查。
5. 在查看器里检查 Gerber 和钻孔文件：层数、板框和孔位。
6. 把最小线宽、间距、钻孔尺寸和环宽与打样厂的工艺能力表对比。
7. 给高速或 RF 网络单独做一次信号完整性审查。
8. 先打一小批样板，再上量产。

这份清单的底层逻辑始终是那条分工线：模型负责判断，引擎负责测量。你的审查重点，就是去验证模型可能出错、而几何检查发现不了的那部分。