麒麟9050量产：华为首款逻辑折叠芯片拆解

华为在终端创新技术沟通会上公布了麒麟9050系列的技术细节，其中最受关注的是首款量产的逻辑折叠芯片麒麟9050 Pro。这项技术改变了芯片的布局方式，也直接影响了Mate 90系列在端侧AI、影像和显示上的表现。

逻辑折叠到底改变了什么

传统芯片设计基本在二维平面上展开，各个功能模块沿平面排布，数据需要绕行较长的路径才能到达计算单元。麒麟9050 Pro的思路完全不同：团队从三维视角出发，把多颗Die当作一颗完整芯片来协同设计，按逻辑关系分层布局，再用密集的垂直互连把层与层连接起来。

这对应华为提出的韬定律——把创新焦点放到时间缩微上，通过压缩信号传播和计算等待的时间来提升系统效率。对芯片而言，晶体管本身的速度和数据抵达计算单元的速度共同决定最终性能，逻辑折叠瞄准的正是后半段。

5000万混合键合是量产的前提

电路要真正折起来，层间互连必须足够密集。麒麟9050系列的互连规模超过5000万混合键合、超过500万有效信号互连，这些连接为跨层布局提供了足够的通信通道。

华为半导体业务无线终端芯片产品管理部部长徐松余介绍，麒麟9050 Pro顶层金属间距为720纳米，这一代混合键合间距做到1.5微米。按照华为的研究，混合键合间距与顶层金属间距的比例小于3，是实现有效逻辑折叠的重要条件。

这个比例说明了一件事：设计自由度依赖制造能力。键合间距进一步缩小，单位面积才能提供更多连接，更多逻辑模块才有机会参与跨层布局。华为公布的晶体管密度提升53.5%是结果指标，但沟通会没有给出跨层布局对应的等效制程结论。

顶层金属间距（Top Metal Pitch） 指的是芯片最上层金属布线中相邻导线中心到中心的距离。在先进逻辑工艺中，底层金属用于晶体管级细粒度连线，顶层金属则用于全局电源分配和长距离信号传输，因此顶层金属间距通常明显大于底层。

这个参数之所以被反复提及，是因为它决定了芯片“最宽松”的那一层布线能有多密：顶层金属负责把信号从芯片一端送到另一端，如果它太稀疏，跨层布局节省下来的路径优势就会被长距离绕行抵消。华为公布麒麟9050 Pro顶层金属间距为720纳米，而混合键合间距做到1.5微米，两者比例约为2.08，满足“小于3”的条件。这意味着键合提供的连接密度已经高于顶层金属所需的布线密度，跨层互连不会成为限制设计自由度的短板，逻辑折叠才具备量产可行性。

性能数据与实际收益

根据华为公布的数据，对比搭载麒麟9030 Pro的Mate 80 Pro Max，搭载麒麟9050 Pro的Mate 90 Pro Max在逻辑折叠与新一代架构优化下实现了明显提升：CPU主频提升12.7%，CPU性能提升25%，GPU性能提升40%、功耗降低45%，NPU算力提升140%、功耗降低66%。

这些数字背后有一个容易被忽略的机制：跨层布局缩短了时钟走线、改善了时钟偏斜、降低了时钟树深度，从而减少时钟分配开销。关键路径得到改善后，又为降低工作电压、节省功耗创造了条件。

以CPU子系统为例，CPU核心与L1、L2 Cache之间存在典型关键路径。逻辑折叠让相关电路可以在上下两层布局，通过混合键合连接，获得提升频率的空间。这意味着即使缓存容量没有继续增加，缩短关键路径仍可能带来收益。

混合键合（Hybrid Bonding） 是一种将两片晶圆或Die直接键合的三维集成技术，它不依赖传统的微凸点锡球，而是通过铜-铜（Cu-Cu）直接接触和介质层（如SiO₂）键合实现电气互连。相比传统封装互连，混合键合可以把互连间距从数十微米缩小到几微米甚至亚微米级别，从而在单位面积上提供成千上万倍的连接密度。

这项技术对逻辑折叠至关重要：层与层之间需要海量的信号通道，才能把原本摊在平面上的逻辑模块拆到不同层后仍然高速协同。华为提到的“混合键合间距与顶层金属间距比例小于3”，本质上是在衡量键合提供的互连密度是否足以匹配芯片内部金属布线的密度——比例越小，说明跨层连接越不会成为瓶颈。混合键合最早在CMOS图像传感器中量产应用，随后被用于3D NAND和HBM等存储产品，如今正逐步走向高性能逻辑芯片。

芯片能力如何落到手机体验上

底层技术的价值，最终要看它能不能转化为用户可感知的能力。麒麟9050系列在端侧AI和影像处理上的变化，是这方面最直接的例子。

30B模型跑进手机

端侧大模型的难点很直接：内存有限，手机也无法长期承受高功耗。如果把300亿参数全部按4比特存储，仅权重就约需15GB，这显然超出了手机的实际承受范围。

麒麟9050系列的解法是多级存算协同：把参与计算的热专家加载到DDR，不需要参与当前计算的专家保留在Flash，再配合低比特量化降低运行内存需求。经过系统级优化，麒麟9050系列在新增占用不到2.5GB内存的情况下就能运行30B MoE大模型。

场景自适应方案还会根据任务复杂度调整参与计算的参数规模，让手机把有限的内存和功耗用在更复杂的任务上。这支撑了Mate 90 Pro Max更好的本地AI体验，比如图库整理——用户表达意图后，手机无需联网就能理解需求、拆解步骤，完成分类和相册建立。这种处理方式比单独增加一个AI入口更接近手机Agent的使用逻辑。

MoE（Mixture of Experts，混合专家） 是一种稀疏激活的大模型架构。与稠密模型每次推理都调用全部参数不同，MoE把模型拆成多个“专家”子网络，每次输入只激活其中少数几个专家，因此在推理时实际参与计算的参数量远小于总参数量。

这正是手机端运行30B模型的关键：虽然总权重约需15GB，但任一时刻只有少部分“热专家”需要参与计算。麒麟9050系列的多级存算协同据此把热专家放到DDR、冷专家留在Flash，配合低比特量化压缩权重体积，从而把运行内存需求压到新增不到2.5GB。场景自适应方案则进一步根据任务复杂度决定激活多少专家，让手机在简单任务上用更少算力、在复杂任务上才调用更多参数，在内存、功耗和效果之间取得平衡。

影像链路的时延控制

新一代麒麟9050系列的AI ISP在ISP内部引入了像素专用NPU，并与外部通用NPU协同。随着视频算法增加，原有处理链路需要更多模块交互，时延会成为画质升级的约束。双引擎架构通过并行处理减少排队和交互开销。

据介绍，相关处理时延可控制在16.7毫秒以内，恰好对应4K 60帧视频每帧约16.7毫秒的时间预算。这个指标解决的是高画质处理能否及时完成的问题，让算法升级真正进入连续拍摄体验。

AI ISP 是在传统图像信号处理器（ISP）基础上集成神经网络加速能力的影像处理单元。传统ISP负责去马赛克、降噪、白平衡、HDR合成等固定管线任务，而AI ISP可以在这些环节中引入神经网络，实现AI降噪、语义分割、人像虚化、多帧融合等更复杂的算法。

随着视频算法日益复杂，ISP内部需要多个模块反复交互，数据排队和调度开销会推高处理时延。视频对时延尤其敏感：4K 60帧视频每帧只有约16.7毫秒的处理时间预算，一旦某帧处理超时，就会导致掉帧或画质降级。麒麟9050系列在ISP内部引入像素专用NPU，与外部通用NPU协同形成双引擎架构，通过并行处理减少串行等待。把处理时延控制在16.7毫秒以内，意味着高复杂度算法能够稳定进入连续拍摄流程，而不只是单张照片的演示效果。

显示校准的分工

Mate 90系列的第二代灵珑屏采用双层OLED，但高亮度之外，低亮度下的均匀性和色彩校准也需要精细处理。华为终端BG CTO李小龙介绍，显示驱动芯片DDIC的存储空间有限，难以容纳更多校准数据。华为的解法是让麒麟SoC参与补偿：高亮度时发挥DDIC的功耗优势，低亮度等需要精细校准的场景由SoC与显示芯片共同处理。

下一代芯片与绕不开的工程问题

在被问到未来逻辑折叠可以折多少层时，徐松余没有给出层数上限。不过他透露了一个关键信息：麒麟2027芯片已经在华为手上，而且到目前为止所有的测试结果都符合预期。

据了解，麒麟逻辑折叠芯片的演进方向包括混合键合间距继续缩小、增加互连、让更多模块参与折叠，以及探索更多层和优化设计工具。

层数不是唯一答案

徐松余强调，芯片团队与华为手机团队联合定义，从用户体验目标倒推整机指标，再确定芯片规格、架构和技术手段。这解释了为什么不能把逻辑折叠的演进简化成不断增加层数——手机需要在性能、功耗和成本之间取舍，新增设计空间的价值是提供更多实现目标的选择。

散热与良率的现实约束

逻辑折叠还有两个绕不开的工程问题：散热和良率。

散热方面，徐松余强调缩短通信距离和关键路径能够降低通信功耗，从整体能效上获得改善，这提供了减少热量产生的思路。但具体到不同负载下的温度、局部热点和持续性能，仍需要结合热设计与测试结果判断。

良率方面，华为将与产业伙伴共同提升。徐松余在研发回顾中提到，探索初期工具、流程和方法都存在空白，能否取得性能与能效收益、能否高良率规模量产也有不确定性。随着各阶段结果符合甚至超出预期，团队才逐步建立信心。

他还明确表示，“没有一家企业可以独自解答所有的答案。” 逻辑折叠的门槛贯穿设计与制造，工具链、跨层优化、能耗控制和测试都需要产业伙伴持续配合。

首款麒麟逻辑折叠芯片证明了这条路可以走通。华为接下来要兑现的，是把跨层布局获得的收益持续转化为可量产、成本可承受、用户可感知的产品。旗舰手机的持续迭代，将会决定它能走多远。