[控场AI]
待验证50% 置信事实精确时间

CVDP(Comprehensive Verilog Design Problems)是面向 RTL 生成的基准,题目覆盖从模块实现到调试修复等多种任务。

1
来源数
50%
置信度
长期有效
时效性
2026/11/2
首次发现

来源

涉及实体

相关事实

引用此条事实

Stable URI
https://kongchang.com/claim/1125239
API
curl https://kongchang.com/api/v1/knowledge/claims/1125239
MCP
get_claim(id=1125239)