Intel 8087
Intel 推出的 x86 生态首款浮点协处理器，采用 80 位扩展精度内部格式，支持 IEEE 754 标准，通过微码控制实现浮点加减法等运算。
时间轴 (近 90 天)
8087 的 80 位扩展精度格式的 15 位指数采用偏移量 16383 的移码表示，可覆盖约 10 的负 4932 次方到正 4932 次方的动态范围。
8087 内部以扩展精度执行加减法，只在写回内存时才舍入到单精度或双精度。
8087 支持四种舍入模式：就近舍入、向零舍入、向正无穷舍入、向负无穷舍入。
8087 用状态字记录异常标志，并通过控制字决定是否触发中断。
8087 在 IEEE 754 制定过程中贡献了渐进下溢机制，即输出非规范化数而非直接刷零。
8087 的加减法由芯片内部 ROM 中的微码序列驱动，并非全硬连线设计。
8087 采用栈式寄存器结构，八个 80 位寄存器组成一个循环栈。
8087 的减法通过取反加一与加法共用数据通路，而非独立电路。
8087 在指数差超过某个阈值时直接短路处理小操作数，以提前退出逻辑节省周期。
全部知识事实 (9)
8087 的 80 位扩展精度格式的 15 位指数采用偏移量 16383 的移码表示，可覆盖约 10 的负 4932 次方到正 4932 次方的动态范围。
50%待验证8087 内部以扩展精度执行加减法，只在写回内存时才舍入到单精度或双精度。
50%待验证8087 支持四种舍入模式：就近舍入、向零舍入、向正无穷舍入、向负无穷舍入。
50%待验证8087 用状态字记录异常标志，并通过控制字决定是否触发中断。
50%待验证8087 在 IEEE 754 制定过程中贡献了渐进下溢机制，即输出非规范化数而非直接刷零。
50%待验证8087 的加减法由芯片内部 ROM 中的微码序列驱动，并非全硬连线设计。
50%待验证8087 采用栈式寄存器结构，八个 80 位寄存器组成一个循环栈。
50%待验证8087 的减法通过取反加一与加法共用数据通路，而非独立电路。
50%待验证8087 在指数差超过某个阈值时直接短路处理小操作数，以提前退出逻辑节省周期。
50%