待验证60% 置信事实精确时间
HBM采用TSV技术在极薄的DRAM晶圆上钻出数千个微米级通孔，每层DRAM die需要研磨至约30-40微米厚度
2
来源数
60%
置信度
长期有效
时效性
2026/9/9
首次发现
来源
涉及实体
相关事实
待验证每颗HBM3e封装需要将8-12层DRAM裸片通过数千个硅通孔垂直互联73% 相似已验证HBM通过垂直堆叠多层DRAM芯片并以硅通孔（TSV）技术实现层间高密度互联，相比传统GDDR6显存内存带宽可高出3-5倍，同时功耗更低、封装面积更小73% 相似已验证WSE-3采用整片12英寸晶圆制造，集成约4万亿个晶体管、90万个AI优化核心和44GB片上SRAM内存64% 相似待验证SRAM用6个晶体管存储一个bit且不需要刷新但面积大，DRAM用1个晶体管加1个电容面积小但需要定期刷新62% 相似待验证Cerebras将44GB SRAM分布式布局后，聚合内存带宽可达数十PB/s量级，比HBM方案高出一到两个数量级61% 相似
引用此条事实
Stable URI
https://kongchang.com/claim/885681API
curl https://kongchang.com/api/v1/knowledge/claims/885681MCP
get_claim(id=885681)