PCBEditor
一款AI辅助PCB设计工具，能将自然语言描述转化为完成布局、布线、通过设计规则检查并附带标准制造文件的电路板，内置名为Sadie的Rust自动布线器
时间轴 (近 90 天)
PCBEditor 能把一段自然语言描述转化为一块完成布局、布线、通过设计规则检查并带有标准制造文件的 PCB
PCBEditor 把工作拆成两类：判断类（选型、拓扑、起草网表）由语言模型完成，测量类（布局、布线、设计规则检查、导出）由确定性引擎完成
PCBEditor 系统与模型无关，运行在托管 API 上，当前使用 AWS Bedrock，没有对模型做微调
PCBEditor 的布线由名为 Sadie 的 Rust 自动布线器完成，使用多层 A* 算法、拆线重布、Hammerstad–Jensen 阻抗建模以及基于图的连通性证明
语言模型阶段在不同运行中可能返回不同的草稿，但布局阶段是确定性的：同样的网表加同样的规则一定得到同一块板
PCBEditor 输出标准制造数据：Gerber（RS-274X）、Excellon 钻孔文件、贴片坐标、BOM，以及一个原生的 KiCad .kicad_pcb 文件
当一块板无法完全布通时，PCBEditor 不报告完成度百分比，而是直接列出无法完成的具体网络名称
密集细间距 BGA 是 PCBEditor 最难处理的情况，需要先做引出布线才能让通用布线器接手，是最容易出现未布通网络的地方
PCBEditor 不是信号完整性套件，高速或 RF 的苛刻设计仍需要专门的信号完整性分析
PCBEditor 的器件库比老牌桌面工具小，对于非常用器件需要对照数据手册核对焊盘图
还有 5 条时间轴事件
全部知识事实 (15)
PCBEditor 能把一段自然语言描述转化为一块完成布局、布线、通过设计规则检查并带有标准制造文件的 PCB
50%待验证PCBEditor 把工作拆成两类：判断类（选型、拓扑、起草网表）由语言模型完成，测量类（布局、布线、设计规则检查、导出）由确定性引擎完成
50%待验证PCBEditor 系统与模型无关，运行在托管 API 上，当前使用 AWS Bedrock，没有对模型做微调
50%待验证PCBEditor 的布线由名为 Sadie 的 Rust 自动布线器完成，使用多层 A* 算法、拆线重布、Hammerstad–Jensen 阻抗建模以及基于图的连通性证明
50%待验证语言模型阶段在不同运行中可能返回不同的草稿，但布局阶段是确定性的：同样的网表加同样的规则一定得到同一块板
50%待验证PCBEditor 输出标准制造数据：Gerber（RS-274X）、Excellon 钻孔文件、贴片坐标、BOM，以及一个原生的 KiCad .kicad_pcb 文件
50%待验证当一块板无法完全布通时，PCBEditor 不报告完成度百分比，而是直接列出无法完成的具体网络名称
50%待验证密集细间距 BGA 是 PCBEditor 最难处理的情况，需要先做引出布线才能让通用布线器接手，是最容易出现未布通网络的地方
50%待验证PCBEditor 不是信号完整性套件，高速或 RF 的苛刻设计仍需要专门的信号完整性分析
50%待验证PCBEditor 的器件库比老牌桌面工具小，对于非常用器件需要对照数据手册核对焊盘图
50%待验证审查 AI 设计的 PCB 应把注意力放在模型的决策上（器件选型和连接关系），因为这类错误能通过所有几何检查而看起来合理
50%待验证一旦审查确认了一份原理图就应保存并基于它继续构建，用同一提示词重新生成会得到需要重新审查的新草稿
50%待验证只能在厂商自己的工具里才能验证的结果等于没有验证，开放标准输出可将验证权交回用户，可在 KiCad 中用打样厂规则跑设计规则检查
50%待验证PCBEditor 面向原型设计、学习及中小规模板子设计，尤其适合没有桌面 CAD 的环境，不是专业 EDA 套件或工程审查的替代品
50%待验证PCBEditor 的设计在其服务器上处理，提示词和设计意图会作为生成过程一部分发送给托管模型供应商，封装与符号数据来自以 CC-BY-SA-4.0 授权的 KiCad 库
50%