GAA
环绕栅极晶体管架构，通过水平堆叠硅纳米片让栅极从四周完全包裹沟道，能显著抑制短沟道效应，是FinFET之后的主流架构
时间轴 (近 90 天)
在 GAA 中堆叠多个沟道层可以增加驱动电流，但热管理和寄生电容问题仍需优化。
环绕栅极（GAA）将沟道做成极薄的带状（nanosheet），栅极完全包裹住这些带状沟道，从顶部、底部和两侧同时控制。
短沟道效应必须从器件结构上增强栅极对沟道的静电控制来解决，这是 FinFET 与 GAA 出现的根本动因。
GAA 制造涉及原子层沉积、选择性刻蚀和三维集成等复杂步骤，制造难度显著增加。
GAA 的制造要求在硅锗与硅交替层中选择性刻蚀，以释放出悬空的硅带。
从平面到 FinFET 再到 GAA，晶体管演进的逻辑始终是让栅极离沟道更近、包裹得更全面，以更好的控制实现更少的泄漏。
GAA制造中，晶圆需经历约1000摄氏度的热制程，同时避免破坏真实栅极材料。
环绕栅极（GAA）的概念早在1988年就已在实验室验证。
三星于2022年首次将GAA晶体管推入量产。
台积电的 2nm 节点（N2）是首批采用全环绕栅极（GAA）晶体管结构的商用工艺，取代此前的 FinFET 架构
还有 4 条时间轴事件
全部知识事实 (15)
芯片制程进入亚纳米时代（2nm及以下节点），晶体管结构已从FinFET演进到GAA（Gate-All-Around）纳米片架构
90%待验证从平面到 FinFET 再到 GAA，晶体管演进的逻辑始终是让栅极离沟道更近、包裹得更全面，以更好的控制实现更少的泄漏。
50%待验证短沟道效应必须从器件结构上增强栅极对沟道的静电控制来解决，这是 FinFET 与 GAA 出现的根本动因。
50%待验证环绕栅极（GAA）将沟道做成极薄的带状（nanosheet），栅极完全包裹住这些带状沟道，从顶部、底部和两侧同时控制。
50%待验证GAA 的制造要求在硅锗与硅交替层中选择性刻蚀，以释放出悬空的硅带。
50%待验证GAA 制造涉及原子层沉积、选择性刻蚀和三维集成等复杂步骤，制造难度显著增加。
50%待验证在 GAA 中堆叠多个沟道层可以增加驱动电流，但热管理和寄生电容问题仍需优化。
50%待验证三星于2022年首次将GAA晶体管推入量产。
50%待验证GAA制造中，晶圆需经历约1000摄氏度的热制程，同时避免破坏真实栅极材料。
50%待验证环绕栅极（GAA）的概念早在1988年就已在实验室验证。
50%待验证台积电的 2nm 节点（N2）是首批采用全环绕栅极（GAA）晶体管结构的商用工艺，取代此前的 FinFET 架构
50%待验证三星从3nm节点起率先量产GAA工艺
50%待验证纳米片技术是GAA的一种具体实现形式，通过水平堆叠多层薄硅片来增加电流驱动能力
50%待验证在埃米级别的微小尺度下传统的FinFET架构已难以为继，业界普遍采用GAA晶体管来控制漏电、提升性能
50%待验证GAA（全环绕栅极）晶体管的栅极完整环绕纳米片或纳米线，实现四面全包裹，而FinFET中栅极从三面包裹鳍状硅结构
50%